这是声称Google量子至上的人必须说的


加利福尼亚州圣塔芭芭拉市-今秋初 , 一篇论文在NASA网站上泄露 , 表明Google工程师已经构建并测试了实现所谓“量子至上性”的硬件 , 从而完成了传统计算机无法实现的计算 。该文件很快被下线 , Google保持沉默 , 让我们其余的人猜测他们对该设备的计划以及该公司可能正在准备的后续产品 。
【这是声称Google量子至上的人必须说的】谷歌发布了泄漏的最终版本 , 这一猜测在今天结束 。但也许更重要的是 , 该公司邀请媒体前往其量子计算实验室 , 讨论了其计划 , 并给了我们时间与工作背后的研究人员聊天 。
至高无上的结果
Google量子AI实验室负责人哈特穆特·纳文(Hartmut Neven)打趣道:“我不会费心解释量子至高无上的论文-如果邀请您来这里 , 您可能都看过泄漏的论文 。”但是他发现很难完全抵制这个话题 , 与采访人员交谈的其他人非常乐意扩大Neven的讨论范围 。
Google的Sergio Boixo详细解释了该实验 , 描述了如何使用随机源在量子位之间配置门 , 然后对系统的输出进行了测量 。然后 , 该过程连续重复数百万次 。在普通计算机上 , 如果给定相同的启动配置 , 输出将是相同的 , 但量子位可以具有使它们的测量输出具有概率的值 , 这意味着无法预测任何测量的结果 。但是 , 通过足够的测量 , 可以获得概率分布 。
在少数数量的qubit的经典计算机上计算该分布是可能的 。但是随着qubit总数的增加 , 在现有超级计算硬件的生命周期内就不可能这样做 。本质上 , 谷歌要求量子计算机告诉量子计算机在传统计算机难以预测的情况下该做什么 。
(并且使用错误率较高的计算机执行此操作 。但是 , 当被问到时 , 谷歌工程师指出 , 错误会改变概率分布 , 从而以中等数量的qubit运行时可以检测到) 。
Google员工承认这是专门选择的问题 , 因为即使量子计算机具有很高的错误率 , 它们也可以产生结果 。但是 , 正如研究员朱利安·凯利(Julian Kelly)所说的那样 , “如果您不能在人为的问题上击败世界上最好的古典计算机 , 那么您永远也不会在有用的事情上击败它 。”Boixo强调此问题提供了有用的测试 , 表明错误率仍然是对设置和读取qubit对所涉及的错误的简单线性外推 。
这似乎表明 , 由于系统复杂性的增加 , 没有其他脆弱性 。虽然以前已针对较小的qubit集合显示了这一点 , 但Google的硬件将早期测量的限制提高了1013倍 。
Google及其硬件
但是 , 这些都没有解释Google如何最终开始进行量子计算研究项目 。据不同的人说 , 这项工作是在附近的加利福尼亚大学圣塔芭芭拉分校进行的学术研究的产物 。许多Google员工在那里保留学术职位 , 并有应届毕业生在Google从事项目工作 。这种关系是由Google发起的 , 它开始研究在量子计算领域开展自己的工作的前景 , 而与此同时 , 学者们正在寻找方法来扩展传统上在大学以外开展的工作 。
人工智能的努力激发了Google的兴趣 。量子计算在AI中有许多潜在的应用 , 并且该公司已经在D-Wave量子退火炉上进行了一些实验 。但是基于门的量子计算机还不够成熟 , 无法运行得比演示还要多 。因此 , 该公司决定建立自己的公司 。为此 , 它转向了称为transmon的超导量子位 , 这是该领域其他人(例如IBM)所做的相同选择 。
硬件本身是连接到超导约瑟夫逊结的电容器 , 该电容器中的一堆电子的行为就像是一个量子物体 。每个量子位的行为就像一个振荡器 , 其两个可能的输出值分别对应于静止或运动 。硬件相当大 , 这使得它相对容易控制-您可以将导线直接放在其旁边 , 这对单个电子是无法做到的 。
谷歌拥有自己的晶圆厂 , 该公司在将它们组合在一起之前 , 先在单独的芯片上进行布线和量子位 。但是挑战并没有就此结束 。芯片的包装在保护其免受环境影响方面发挥了作用 , 它带来了来自外部硬件的控制和读出信号-Google的吉米·陈(Jimmy Chen)指出 , 包装非常重要 , 因此该团队的一名成员被授予第一作者的荣誉在至高无上的纸上 。
根据Pedram Roushan的说法 , 控制线和读出线由超导铌钛合金组成 , 它是整个组件中最昂贵的单个零件之一 。并将其连接到外部控制硬件 , 每两个qubit需要五根线 。(这种布线要求开始产生问题 , 我们稍后再讨论 。)
量子计算机的外部控制硬件相当广泛 。正如Google的Evan Jeffrey所描述的那样 , 传统处理器包含的电路可帮助控制处理器的行为 , 以响应相对稀疏的外部输入 。对于量子处理器而言并非如此 , 其控制的每个方面都必须从外部来源提供 。目前 , Google的安装程序将所有控制指令加载到具有极低延迟的外部硬件中 , 然后执行多次 。Jeffrey告诉Ars , 即使这样 , 随着指令的复杂度随着量子位的数量而增加 , 量子位在空闲时花费的时间也从1%上升到5% 。
Chen还描述了如何简单地将硬件组合在一起并不是挑战的终点 。尽管各个量子位被设计为相同 , 但是小缺陷或杂质以及本地环境都可以改变各个量子位的行为 。结果 , 每个量子位都有自己的频率和错误率 , 必须在使用给定芯片之前确定这些频率和错误率 。Chen正在致力于自动化此校准过程 , 该过程目前需要一天左右的时间 。
硬件方面即将发生的事情
处理量子至上实验的处理器基于称为Sycamore的硬件设计 , 它具有53量子位(由于计划中的54个阵列中有一个非功能设备) 。这实际上比该公司的早期Bristlecone设计有72量子位低了一步 。但是Sycamore的量子位之间有更多的联系 , 这更符合Google的长期设计目标 。
Google将设计目标称为“表面代码” , 其重点是实现容错 , 纠错的量子计算 。正如Google的Marissa Giustina所描述的那样 , 表面代码需要最近邻居耦合 , 而Sycamore设计将其量子比特布置在一个正方形网格中 。除了边缘量子位以外的所有事物都与它们的四个邻居有联系 。
但是布局并不是Google和纠错量子位之间唯一的问题 。Google硬件负责人John Martinis表示 , 在实际可行的纠错之前 , 还需要两个量子位的操作才能使错误率达到约0.1% 。目前 , 该数字约为0.3% 。团队有信心可以将其放倒 , 但他们还没有到位 。
另一个问题是接线 。纠错需要多个量子位来充当单个逻辑量子位 , 这意味着使用中的每个逻辑量子位需要更多控制线 。而且 , 目前 , 与芯片本身相比 , 该布线在物理上已经很大 。绝对必须改变这一点 , 以在芯片中增加大量的额外qubit , 而Google知道这一点 。马蒂尼斯打趣说 , 接线问题“很无聊 , 这不是一件令人兴奋的事情” 。“但是重要的是 , 我一直在努力 。”
纠错还要求对控制硬件和软件进行根本性的更改 。目前 , 控制芯片通常包括发送一系列操作 , 然后读出结果 。但是纠错需要更多的对话 , 需要不断对qubit状态进行采样并在需要时发出纠正命令 。Jeffrey指出 , 要使此工作有效 , 您将真的需要降低延迟 。
总体而言 , 凯利(Kelly)最好地总结了Google硬件的未来 , 他说:“很多事情都必须改变 , 我们意识到这一点 。”马蒂尼斯说 , 就像他们离开Bristlecone设计时所做的那样 , 他们不害怕放弃当前成功的东西:“我们参加会议并关注 , 如果愿意 , 我们愿意进行调整 。”

    推荐阅读